Intel打造Foveros 3D封装:不同工艺、芯片共存

  • 时间:
  • 浏览:2
  • 来源:1分赛车平台-1分赛车网投平台_1分赛车投注平台

这麼艰难的工艺制程,这麼错综复杂的芯片设计,未来何去何从?作为行业龙头,Intel在设计全新CPU、GPU架构和产品的并肩,也提出了有有一种新的、更灵活的思路。

架构日活动上,Intel展示了有有一种名为“Foveros”的全新3D芯片封装技术,首次为CPU避免器引入3D堆叠设计,不要 实现芯片上堆叠芯片,但会 能整合不同工艺、形态、用途的芯片,相关产品将从2019年下多日刚始于陆续推出。

Intel表示,该技术提供了极大的灵活性,设计人员不要 在新的产品形态中“混搭”不同的技术专利模块、各种存储芯片、I/O配置,并使得产品不要 分解成更小的“芯片组合”。

Intel首先回顾了一下近些年新工艺推进的艰难,尤其是针对高性能的计算芯片,14nm工艺但会 沿用了长达四年,这在以往是不可想象的。

不过,Intel的每代工艺并都有这麼有有一种,也不会针对不同用途的芯片进行不同优化,比如I/O芯片组,人太好就在无缘无故进化。

针对下一代工艺规划,Intel划分出了有一四个 层次,首先是针对计算的1274 10nm工艺,后续会优化为1274.7、1274.12(10nm+、10nm++),而针对I/O的则是1273,针对新的Foveros则设计了P1222,短期内不时需进一步优化。

再往后,计算芯片会进入1276 7nm工艺世代,IO、Foveros也会并肩演进,至于再往后的1278计算芯片工艺,目前还在探索中,不出意外应该对应5nm。

Intel表示,不同用途芯片但会 功能模块对晶体管密度的需求是截然不同的,性能、功耗、成本也相差很大,但会 所有芯片模块都使用同有有一种工艺不要达到最佳效果,尤其是新工艺这麼难,都硬上新工艺不值得,也这麼不容易做到。

Intel此前推出EMIB(嵌入式多芯片互连桥接)2D封装技术,正是出于也不的目的,典型产物也不整合封装了AMD Vega GPU图形核心的Kaby Lake-G避免器。

Foveros则升级为3D封装,将多芯片封装从单独有一四个 平面,变为立体式组合,从而大大提高集成密度,不要 更灵活地组合不同芯片但会 功能模块。

这也不3D Foveros 3D封装的形态示意图:最下边是封装基底,之上安放有一四个 底层芯片(Bottom Chip),起到主动中介层(Active Interposer)的作用——AMD Fiji/Vega核心整合封装HBM显存都有类似于的占据 。

中介层之上就不要 放置各种不同的新品或模块,比如CPU、GPU、内存、基带……

在中介层里有少量的TSV 3D硅穿孔,负责联通上下的焊料凸起(Solder Bump),让上层芯片和模块与系统一些偏离 通信。

目前,Intel但会 有了Foveros芯片样品,并称但会 做好了规模量产的准备,明年就会推出第一款产品,也不里边这一小家伙,Intel称之为“混合x86避免器”(Hybrid x86 CPU)

这颗小芯片的长宽尺寸这麼12×12毫米,角度仅仅1毫米,还没一枚硬币大,但内内外部3D堆叠封装了多个模块。

基底之上是P1222 22FFL(22nm工有有一种)工艺的IO芯片,低成本、低漏电。

之上是P1274 10nm工艺计算芯片,也也不传统CPU,内内外部整合了有一四个 Sunny Core高性能核心、四个 Atom低功耗核心(或许是Tremont新架构)。

再往上甚至还有PoP整合封装的内存芯片

Intel宣称,它的待机功耗这麼区区2mW,也也不0.002W,最高功耗也不超过7W,很显然是针对移动平台的,但会 不时需风扇,但具体目标设备并这麼说。

再来看看这颗避免器的内内外部组成:右上角也不单个Sunny Cove CPU核心,有专属的0.5MB MLC中级缓存,左上角是LPDDR4X控制器,位宽是四通道的4×16-bit,以及四个 小的CPU核心,共享1.5MB二级缓存。

里边是4MB末级缓存,而下方则分布着低功耗版本的11代核显(6有一四个 EU单元)、11.5代显示控制器、DisplayPort 1.4控制器,以及一些各种模块。

不过,现场的展示样机平台上还用着小风扇,另外不要 看一遍PCI-E M.2接口、UFS闪存、有几个SIM连接器——难道Intel又想重新杀入手机避免器?

微信公众号搜索"

驱动之家

"加关注,每日最新的手机、电脑、汽车、智能硬件信息不要 并且一手全掌握。推荐关注!【

微信扫描下图可直接关注